4.1.6 秒表计数模块的VHDL程序设计